#### [Embodiment]

Fig. 1 illustrates 16-step level monitor circuit as a first embodiment of the present invention, and Fig. 2 illustrates a time chart of the circuit in Fig. 1. The level monitor circuit includes: a variable gain amplifier configured of an operation amplifier (OP) 1 and electric switching elements SW1 to SW 4; a comparator (COMP) 2; a 4-bit counter 3; a flip-flop 4; a decoder 5; a NAND gate 6; an OR gate 7; and an AND gate 8. The switches SW1 -SW4 correspond to outputs  $Q_0$  to  $Q_3$  of the counter 3 respectively, and the switch SW is turned on when Q is "1". When the count value N is zero, the variable gain amplifier starts conversion at a gain Ga=1, and the comparator 2 compares the amplified signal Ga • V<sub>IN</sub> with a reference voltage  $\frac{V_{REF}}{16}$ . If a condition  $[Ga \cdot V_{IN} > \frac{V_{REF}}{16}]$  is fulfilled, the counter increments the count to thereby lower the gain. If a condition  $[(Ga = \frac{1}{N+1})Ga \cdot V_{IN} < \frac{VREF}{16}]$  is fulfilled, the output of the comparator becomes "H", and the flip-flop 4 latches the counter values  $Q_0$  to  $Q_3$  at the falling edge of the clock. The four-bit data thus latched is converted into 16 steps by the decoder.

⑩ 日本国特許庁(JP)

①実用新案出題公開

® 公開実用新案公報(U) 昭62-203531

@Int Cl.⁴

識別記号

厅内整理番号

❸公開 昭和62年(1987)12月25日

H 03 M G 01 R 19/257 6832-5 J 8606-2G

審査請求 未請求 (全 頁)

図考案の名称

レベルモニター回路

②実 頤 昭61-92774

昭61(1986)6月18日 ❷田

垣 ⑦考 案 者

堆 行 俊 宏

川崎市中原区上小田中1015番地 富士通株式会社内 川崎市中原区上小田中1015番地 富士通株式会社内

中 四考 案 者 富士通株式会社 砂出 願 人

川崎市中原区上小田中1015番地

弁理士 井桁 貞一 ②代 理 人



### 明 細 書

1. 考案の名称

レベルモニター回路

2. 実用新案登録請求の範囲

オペアンプ(1)と利得を変える電気的スイッチング素子(SW1~SW4)からなる可変増幅器レベル 該判定に基さ数スイッチンプ素子/ を判定するコンパレータ(2)と短幅度を制御するカウンター(3)とカウンター値を保持するフリップフロップ(4)とからなるレベルモニター回路。



3. 考案の詳細な説明

### 〔概要〕

本考案は、レベルモニター回路の、コンパレータの数を削減するために、入力信号の増幅度をカウンター値により変え、コンパレータで増幅後の信号と基準電圧を遂次比較することにより、信号レベルを判定するものである。

#### 〔産業上の利用分野〕

本考条は多ステップのレベルモニタ - 回路に関する。

329

多ステップのレベルモニター回路では入力電圧 を各ステップに対応する基準電圧と比較する必要 がある。

#### 〔従来の技術〕

従来の回路例として8ステップレベルモニター を第3図に示す。

基準電圧を8分割する8コの抵抗R1~R8と、各電圧と入力信号VIN を比較する7個のコンパレータ11-1から構成される。各コンパレータは入力が各基準電圧以上になった場合に"1"となる出力Y1~Y,を出力する。そして、出力Y1~Y,のうちどこまでが"1"か、あるいは全て"0"かによって、入力信号VIN が8つの範囲の何れにあるかが分かる。

# 〔考案が解決しようとする問題点〕

従来の回路例では、Nステップレベルモニターを構成するために、 (N-1) 個のコンパレータを必要とするため、ステップ数を大きくすると回

## 略規模が増大する。

# 〔問題点を解決するための手段〕

本考案は利得を同じ幅で段階的に変えられる増幅器と、該増幅器の出力と基準電圧とを比較する比較器と、該比較器出力により該増幅器の利得を定めるカウント値を変えるカウンタと、該比較器の出力により該カウンタのカウント値を保持するフリップフロップとから成る。

# (作用)

本考案は利得可変増幅器により、入力信号の振幅を変え、1個のコンパレータで順次入力レベルを判定するもので、回路規模を縮小できる。

ことで、増幅度 G a を  $\frac{1}{K}$ 、入力信号の電圧を V I N、基準電圧を V R E F、 ステップ数を N とする と、 G a • V I N と  $\frac{V$  R E F N とを比較することは V I N と  $\frac{K}{N}$  V R E F とを比較することと同等である。

#### 〔 実施例〕

第1図に本考案の1実施例である16ステップ レベルモニター回路を、第2図は第1図のタイム チャートを示す。レベルモニター回路はオペアン プ (OP) 1、電気的スイッチング案子 SW1~4 抵抗からたる利得可変増幅器、コンパレータ(C OMP) 2、4ビットカウンタ3、フリップフロ ップ4、デコーダ5、NANDゲート6、ORゲ - ト 7、 A N D ゲート 8 から 構成される。 スイッ チ SW1~SW4はカウンタ3の出力Qo~Qaに対応 しQ= "1" の時SWはon となる。カウンター 値Nが0のとき増幅度Ga=1で変換を始め増幅後 の信号Ga・VIN と基準電圧 VREF 16 タ2で比較し(Ga・VIN > VREF 16) の場合カウン。 トアップし増幅度をさげる。( $Ga = \frac{1}{N+1}$ ) $Ga \cdot$ VIN < VREF の場合コンパレータ出力が"H"と なり、クロックの立下りでフリップフロップ4亿 カウンター値Qo~Qsがラッチされるo ラッチさ れた 4 ピットのデータはデコーダ 5 で 1 6 ステッ プに変換される。 332

## 〔考案の効果〕

本考案によれば、入力信号の振幅を利得可変増幅器で変えることにより1個のコンパレータで、 入力信号レベルが判定できるため、回路規模が縮小できる。

### 4. 図面の簡単な説明

第1図は本考案の実施例を示す図、

第2図は第1図のタイムチャート、


第3図は従来例を示す図。

1 …オペアンプ、2 …コンパレータ、3 …カウンタ、4 …フリップフロップ、5 …デコーダ

代理人 弁理士 井 桁 員









本考案の実施例 第 1 図

 $334 \sim$ 



第1回のタイムチャート第2回

335.



従来例を示す図 第 3 図

336

代理人 弁理士 井 桁 貞 大河 東陽ボーツ 1353 1